## 피엔에프뉴스 (Korea)

## EVG announces NanoCleave™ layer release with 3D integration - September 22, 2022

EVG introduced NanoCleave<sup>™</sup>, a revolutionary layer release technology for silicon that enables ultra-thin layer stacking for front-end processing, including advanced logic, memory and power device formation, as well as semiconductor advanced packaging. In 3D integration, carrier technologies for thin-wafer processing are key to enabling higher performance systems with increasing interconnection bandwidth. The nanometer precision of IR laser-initiated cleaving opens up the possibility of processing extremely thin device wafers without changing processes of record. Subsequent stacking of such thin device layers enables higher bandwidth interconnects and opens up new opportunities to design and segment dies for next-generation high-performance systems.

## 피엔에프뉴스



그 결과, NanoCleave는 몰딩과 재구성 웨이퍼를 사용하는 팬아웃 웨이퍼 레벨 패 키정(FoWLP)이나 3D Stacking IC(3D SIC)을 위한 인터프저 같은 첨단 패키징 공정에서 실리콘 웨이퍼 캐리어 사용을 가능하게 한다. 뿐만 아니라, 고온 공정에도 적용이 가능해 3D IC 및 3D 순차 집적 애플리케이션에서 전혀 새로운 공정 플로우를 가능하게 한다. 이는 실리콘 캐리어 상의 초박형 레이어까지도 하이브리드 및 퓨전 본딩이 가능해, 3D 및 이종 집적에 혁신을 가져다줄 뿐만 아니라 차세대트랜지스터 집적화 설계에서 필요한 레이어 이송(layer transfer)을 가능하게 한다.0

NanoCleave 기술은 무기 릴리즈 레이어를 사용해서 실리콘 캐리어를 사용할 수 있어 이러한 온도 한계와 유리 캐리어의 호환성 이슈를 피할 수 있다. 뿐만 아니라 IR 레이저를 사용해서 나노미터 정밀도로 클리빙이 가능하므로 기존 공정을 변경하지 않고서 초박형 디바이스 웨이퍼를 처리할 수 있다. 이렇게 만들어진 초박형 디바이스 레이어를 적충하면 더 높은 대역폭의 인터커넥트를 구현할 수 있으며, 차세대 고성능 시스템을 위한 다이를 설계 및 세분화하기 위한 새로운 기회를 만들수 있다.

트랜지스터 로드맵이 3nm 이하 노드로 진화함에 따라 매립형 전원 레일, 후면 전 원 공급 네트워크, 상보성 FET(CFET), 2D 원자 채널 같은 새로운 아키텍처와 설계 혁신이 필요해졌다. 이러한 모든 기법들에는 극히 얇은 소재의 레이어 이송이 요구 된다. 실리콘 캐리어와 무기 릴리즈 레이어는 전공정 제조 플로우를 위한 프로세스 청결성, 소재 호환성, 높은 처리 온도 요건을 지원한다. 하지만 지금까지는 실리콘 캐리어는 그라인딩, 연마, 식각 공정을 거쳐서 완벽하게 제거해야 하는데, 이는 작 업 중인 디바이스 레이어의 표면에 마이크론 대의 차이를 유발하므로, 첨단 트랜지 스터 노드의 박형 레이어 적층에 사용하기에는 적합하지 않다.

EVG의 새로운 NanoCleave 기술은 IR 레이저와 무기질 릴리즈 소재를 사용하므로 실리콘 상에서 나노미터 정밀도로 레이저 디본딩이 가능하다. 이는 첨단 패키징 공정에서 유리 기판을 사용할 필요가 없게 하여, 온도 한계와 유리 캐리어 호환성 문제를 피할 수 있게 해주며, 또한 기존 공정을 변경하지 않고도 전공정에서 캐리어를 통해 초박형(한 자릿수 마이크론 대 이하) 레이어를 이송할 수 있다. 이러한 나노미터 대의 정밀도를 지원하는 EVG의 새로운 프로세스는 더 얇은 디바이스 레이어와 패키지를 필요로 하는 첨단 반도체 디바이스 로드맵의 요구를 총족하고, 항상된 이종 집적을 가능하게 하며, 박형 레이어 이송 및 유리 기판을 사용할 필요가 없어 공정 비용을 절감할 수 있게 해준다.

EVG의 NanoCleave 기술은 실리콘 웨이퍼의 툇면을 IR 레이저에 노출시킨다. 이 레이저는 실리콘을 투과하는 고유의 파장을 사용한다. 표준 중착 공정을 통해서 실리콘 스택에 미리 구축된 무기질 릴리즈 레이어가 이 IR 광을 흡수하고, 그럼으로써 사전에 정말하게 지정된 레이어나 면적으로 실리콘을 분리시킨다. 무기질 릴리즈 레이어를 사용함으로써 좀더 정말하고 얇은 레이어를 사용함으로써 좀더 정말하고 얇은 레이어를 사용할 수 있다(유기 접착제를 사용할 때 수 마이크론 대였던 것에 비해수 나노미터 대로 얇아짐). 뿐만아니라 무기질 릴리즈 레이어는 고은 공정(최대 1000°C)과 호환 가능하므로, 에 피택시, 중착, 어닐링 같이 유기 접착제를 사용할 수 없는 많은 새로운 전공정 애플리텍시 연호로 레이어 이송을 가능하게 한다.

EV Group의 기술 이사인 폴 린드너(Paul Lindner)는 '반도체 공정 노드를 축소하거가 같수록 더 복납하고 어려워지고 있다. 공정 노드를 축소하려면 프로세스 허용공차 또한 점점 더 줄어들기 때문이다. 업계에서는 더 높은 집적도와 더 높은 디바이스 성능을 달성하기 위한 새로운 프로세스와 집적 방법을 필요로 한다. 우리의 NanoCleave 레이어 릴리즈 기술은 박형 레이어와 다이 적충을 통한 반도체 크기축소에 있어서 게임 체인저가 될 것이며, 반도체 업계에서 가장 압박이 심한 요구사항들을 해결할 잠재력을 가지고 있다. NanoCleave는 표준 실리콘 웨이퍼 및 웨이퍼 공정들과 호환되는 유연하고 범용성이 뛰어난 레이어 릴리즈 기술을 통해 우리 고객들이 참단 디바이스 및 패키징 로드맵을 실현할 수 있게 지원할 것이며, 고객들이 이 기술을 자신들의 기존 팹에 지체없이 통합하고 시간과 비용을 절감할 수 있음 것이라고 말했다.

http://www.pnfnews.com/digital industry/37395