

## EVG announces advanced NanoCleave™ layer release technology – September 22, 2022

EVG introduced NanoCleave™, a revolutionary layer release technology for silicon that enables ultra-thin layer stacking for front-end processing, including advanced logic, memory and power device formation, as well as semiconductor advanced packaging. At the same time, transistor roadmaps for the sub-3-nm node are calling for new architectures and design innovations such as buried power rails, backside power delivery networks, complementary field-effect transistors (CFETs) and even 2D atomic channels, all of which will require layer transfer of extremely thin materials. EVG's new NanoCleave technology utilizes an IR laser and inorganic release materials to enable laser debonding on silicon with nanometer precision.



---

☰ 뉴스 인물·기업 기획특집 테크가이드 제품가이드 컨퍼런스 테크라이브러리 웨비나

---

HOME > 뉴스 > 반도체/부품


### EVG, 혁신적인 레이어 릴리즈 기술 '나노클리브' 발표

☞ 강석오 기자 | ⓒ 승인 2022.09.22 11:26 | ☞ 댓글 0



---

| 첨단 패키징 위한 유리 기반 사용 필요성 제거...박형 레이어 3D 적층 가능



[데이타넷] EVG(EV Group)은 반도체 제조를 위한 혁신적인 레이어 릴리즈 기술인 '나노클리브(NanoCleave)'를 발표했다.

나노클리브 기술은 첨단 로직, 메모리, 전력 반도체 프론트 엔드 공정은 물론 첨단 반도체 패키징에 초박형 레이어 적층을 가능하게 한다. 특히 반도체 전공정에 완벽하게 호환되는 레이어 릴리즈 기술로 실리콘을 통과하는 파장대를 갖는 적외선(IR) 레이저를 사용하는 것이 특징으로, 특수하게 조성된 무기질 레이어와 함께 사용할 경우, 나노미터의 정밀도로 실리콘 캐리어로부터 초박형 필름이나 레이어를 IR 레이저로 릴리즈할 수 있게 한다.

그 결과, 나노클리브는 몰딩과 재구성 웨이퍼를 사용하는 팬아웃 웨이퍼 레벨 패키징(FoWLP)이나 3D 스택링 IC를 위한 인터포저 같은 첨단 패키징 공정에서 실리콘 웨이퍼 캐리어 사용을 가능하게 한다. 뿐만 아니라 고온 공정에도 적용이 가능해 3D IC 및 3D 순차 집적 애플리케이션에서 전혀 새로운 공정 플로우를 가능하게 한다.

이는 실리콘 캐리어 상의 초박형 레이어까지도 하이브리드 및 퓨전 본딩이 가능해 3D 및 이중 집적에 혁신을 가져다줄 뿐 아니라 차세대 트랜지스터 집적화 설계에서 필요한 레이어 이송을 가능하게 한다.

3D 집적에서는 점점 더 높아지는 인터커넥션 대역폭으로 보다 고성능의 시스템을 구현할 수 있도록 박형 웨이퍼 공정을 위한 캐리어 기술이 중요하다. 이를 위해 기존의 주류 기법은 유리 캐리어를 사용하고 있다. 이 기법은 유기 접착제를 가지고 임시 본딩을 해서 디바이스 레이어를 형성한 다음, 자외선(UV) 파장 레이저를 사용해서 접착제를 용해시키고, 디바이스 레이어를 릴리즈한 후 최종 완성품 웨이퍼 상에 영구적으로 본딩한다.

하지만 유리 기판은 실리콘 위주로 설계된 반도체 제조 장비를 사용해서 처리하기가 까다롭고, 유리 웨이퍼를 처리할 수 있도록 업그레이드를 하려면 비용이 많이 든다. 또한 유기질 접착제는 통상적으로 300°C 이하의 처리 온도로 제한돼 후공정에 사용하기에 한계가 있다.

나노클립 기술은 무기 릴리즈 레이어를 사용해 실리콘 캐리어를 사용할 수 있어 이러한 온도 한계와 유리 캐리어의 호환성 이슈를 피할 수 있다. 뿐만 아니라 IR 레이저를 사용해서 나노미터 정밀도로 클리빙이 가능하므로 기존 공정을 변경하지 않고서 초박형 디바이스 웨이퍼를 처리할 수 있다.

이렇게 만들어진 초박형 디바이스 레이어를 적용하면 더 높은 대역폭의 인터커넥트를 구현할 수 있으며, 자체대 고성능 시스템을 위한 다이를 설계 및 세분화하기 위한 새로운 기회를 만들 수 있다.

트랜지스터 로드맵이 3nm 이하 노드로 진화함에 따라 매퍼링 전원 레일, 후면 전원 공급 네트워크, 상보성 FET(CFET), 2D 원자 채널 같은 새로운 아키텍처와 설계 혁신이 필요해졌다. 이러한 모든 기법들에는 극히 얇은 소재의 레이어 이송이 요구된다.

실리콘 캐리어와 무기 릴리즈 레이어는 전공정 제조 플로우를 위한 프로세스 정렬성, 소재 호환성, 높은 처리 온도 요건을 지원한다. 하지만 지금까지는 실리콘 캐리어는 그라인딩, 연마, 식각 공정을 거쳐서 완벽하게 제거해야 하는데, 이는 작업 중인 디바이스 레이어의 표면에 마이크로 대의 자이를 유발하므로, 절단 트랜지스터 노드의 박형 레이어 적용에 사용하기에는 적합하지 않다.

나노클립 기술은 IR 레이저와 무기질 릴리즈 소재를 사용하므로 실리콘 상에서 나노미터 정밀도로 레이저 디본딩이 가능하다. 이는 절단 패키징 공정에서 유리 기판을 사용할 필요가 없게 하여, 온도 한계와 유리 캐리어 호환성 문제를 피할 수 있게 해주며, 또한 기존 공정을 변경하지 않고도 전공정에서 캐리어를 통해 초박형 레이어를 이송할 수 있다.

이러한 나노미터 대의 정밀도를 지원하는 EVG의 새로운 프로세스는 더 얇은 디바이스 레이어와 패키지를 필요로 하는 절단 반도체 디바이스 로드맵의 요구를 충족하고, 향상된 이종 집적을 가능하게 하며, 박형 레이어 이송 및 유리 기판을 사용할 필요가 없어 공정 비용을 절감할 수 있게 해준다.

EVG 폴 린드너(Paul Lindner) 기술 이사는 "나노클립 기술은 박형 레이어와 다이 적층을 통한 반도체 크기 축소에 있어 게임 체인저가 될 것이며, 반도체 업계에서 가장 압박이 심한 요구 사항들을 해결할 잠재력을 가지고 있다"며 "나노클립은 표준 실리콘 웨이퍼 및 웨이퍼 공정들과 호환되는 유연하고 범용성이 뛰어난 레이어 릴리즈 기술을 통해 우리 고객들이 절단 디바이스 및 패키징 로드맵을 실현할 수 있게 지원할 것이며, 고객들은 기존 폼에 지체없이 통합해 시간과 비용을 절감할 수 있을 것"이라고 말했다.

<http://www.datanet.co.kr/news/articleView.html?idxno=176684>