



(China)

High Interconnect Line Pitch Issues in Chip Manufacturing – April 24, 2023

广告 华秋网 离多层板打样特惠 六八层板低至500元/款 快至5天出货 立即下单

**RA4E2, RA6E2
瑞萨Cortex®-M33入门级新产品
小封装，高性能，低成本**

RENESAS 瑞萨

基恩士全新数码显微系统试用专区
在线直播：艾睿光电带您探索极
高通AIoT解决方案中心，前沿AIoT方案分享

芯片制造的高互连线间距问题

i2et_wc_ysj | 来源：半导体芯闻 | 2023-04-25 11:15 | 7420阅读 | 0个评论

[安全闪存如何强化你的信息安全防御网 >>](#) [参会互动赢好礼！>>](#)

当涉及到设备互连时，我们其实很难击败数据线。因为其低电阻率和高可靠性为业界提供了极佳的片上互连和芯片间布线。但在逻辑芯片中，随着互连线间距上升到 14 级范围且阻容 (RC) 延迟在总延迟中所占的比例越来越大，晶圆厂正在寻找替代金属来保持性能。

减少 RC 延迟并帮助缩小标准尺寸 cell 的一种选择是背面供电，这个有点激进的提议通过芯片的背面而不是正面为设备供电，从而缓解互连拥塞并改善功率传输。第二种选择是hybrid bonding，它具有多种优势，包括能够以最小的延迟组合不同的设备。

FLUKE 在线研讨会

红外热像在电子研发领域的应用及实操技巧分享

2023/05/25 10:00-11:30

[有奖直播](#)

在 IBM 开发用于将铜互连沉积到线路和通孔中的双镍方法之前，该行业在减法沉积和蚀刻方案中使用钼。现在，由于村里金属（通常是钴）和阻挡层对电阻率的影响，铜互连已达到了其极限。替代金属不需要村里或阻挡层，但它们的集成可能需要过渡沉积和蚀刻工艺。这种集成方案的变化代表了互连工艺的巨大变化——宽互连上的双镍层和窄互连上的减法蚀刻方案将在同一条生产线上运行。

钌和铂似乎是替代铜的最佳候选材料，预计首先会在 DRAM 的掩埋字线或逻辑设备的最精细金属层中实现。

“在蚀刻期间和之后控制金属的氧化将是一个巨大的挑战，特别是在使用高纵横比金属线以获得较低电阻的情况下，线之间形成气隙（air gaps）是可预期的。” TEL 高级技术人员和技术总监 Robert Clark 说。air 是最终的低 k 材料 ($k = 1.0$)，但它会牺牲结构支撑，这与低 k 电介质 (3.3) 和二氧化硅 (3.9) 不同。

尽管如此，领先的芯片制造商和工具供应商正在寻求以气隙作为电介质的减法 Ru (subtractive Ru) 和 Mo 蚀刻 (Mo etching)，就这两种金属而言，钌不易氧化，因此更适合蚀刻和清洁工艺。容易氧化的钼与镍镀层更相容。

IBM 和三星开发了一种钌和气隙集成方案，解决了一个迫在眉睫的高互连线间距问题。

“我们遇到的挑战之一是，当我们试图通过 CVD 填充这些狭窄的间距时，我们遇到了线摆动。” IBM Research 的高级工程师 Chris Penny 说。“我们开始研究将线拉在一起的内聚力，你会得到显著的 CD 变化或线 (line) 崩溃，我们在 IITC 上展示了这一点。”

Penny 描述了一种使用间隔拉伸方法 (spacer pull approach) 的顶部通孔工艺流程，这类似于双镍嵌入的双图案化。自对准光刻-蚀刻-光刻-蚀刻 (SALE: self-aligned litho-etch-litho-etch) 步骤形成顶部通孔和底层金属线。“我们将图案直接转移到灯上，因此它在设计空间中具有很大的灵活性。” Penny 指出。“你不仅限于窄线，也不限于宽线。”

为了尽可能扩展铜工艺，芯片制造商正在消除通孔底部的势垒金属沉积 (Ta_N)，这对通孔电阻率有显著影响。IBM/三星团队展示了纵横比高达 4:1 的 18 纳米间距钌线和阻隔气隙。

ANALOG DEVICES

电池监控系统评估平台

[立即查看](#)

热门推荐

【下载】英飞凌半导体高性能测试方案
【试用】基恩士全新数码显微系统
【直播】Allegro产品在特色能源行业的...
【会议】2023汽车电子创新技术研讨会
【直播】PCB翘曲的仿真分析
【资讯】大陆汽车电源电子元器件介绍
【会议】第七届工业控制与通信技术研...
【专区】高通AIoT解决方案中心

推荐文章


更多 >

2023年智能手表品牌排行榜前十名，看...
看无止境8848 | 27天前 | 9.4w阅读
汇编点亮LED灯——极简的魅力
华仔的编程随笔 | 9天前 | 2w阅读
台积电扩产全面放缓！芯片大厂纷纷减...
Carol Li | 23天前 | 1.9w阅读
2023年蓝牙耳机排行榜前十名，看这篇...
看无止境8848 | 27天前 | 1.5w阅读
【心得CH32V208开发板试用】增加适...
华仔的编程随笔 | 12天前 | 1.3w阅读

推荐专栏

更多 >

慕天小讲堂 | 298文章 | 125.2w阅读 | 48粉丝 | 关注
科技行业资讯 | 32文章 | 310.9w阅读 | 28粉丝 | 关注
自动售货机IMD接口技术 | 1文章 | 125.9w阅读 | 1粉丝 | 关注
一口气吃不成胖子 | 5文章 | 438.9w阅读 | 1粉丝 | 关注
码农爱学习 | 68文章 | 26.3w阅读 | 206粉丝 | 关注



电子发烧友 首页 技术 资源 下载 专栏 社区 活动 学院 视频 企业号 华秋智造 APP 搜索 创作中心 发布

背面供电，互连制造

方式的另一个颠覆性变化涉及背面供电 (BPD)——将供电移至晶圆背面，以便晶体管上方的互连层仅传输信号。拆分的原因是因为电力输送和信号传输有不同的需求。电源最终遵循低电阻路径（较粗的电线），但大电流使其易受电迁移影响。对于信号，工程师需要低阻值和小横截面，但一些电阻是可以的。高级逻辑中有 12 到 14 个金属层级，功率密度上升，电源电压 (IR 压降) 显著。

imec 的 BPD 方法使用细间距 nanoTSV（200 纳米间距，320 纳米深）从 metal-0 向下延伸并在具有严格覆盖控制的掩埋电源轨上。他们使用 finFET 测试设备实现了这一点，方法是将正面粘合到载体晶圆上，减薄晶圆，然后蚀刻和填充 TSV。通过结合背面去耦电容层 (metal-insulator-metal capacitor)，IR 压降进一步降低。该设计可扩展到 2nm 节点之外，因为 TSV 不占用标准单元区域。

BPD 可以减少标准单元 (standard cells) 中的轨道数。除了 imec 的方法外，还有另外两种背面功率传输方案，工艺复杂度不断提高。这三者都面临晶圆减薄至 10-15 μm 的挑战。他们需要将背面与正面连接对齐，并且担心串联电阻——尤其是在堆叠芯片的情况下。但是，一旦背面配电网建立起来，芯片制造商现在就有了另一个自由度，可以在背面整合无源或有源器件。

混合键合涉及铜连接和周围电介质的键合，每单位面积的连接数比倒装凸块多 1,000 倍。

晶圆到晶圆 (W2W: Wafer-to-wafer) 混合键合比芯片到晶圆 (D2W: die-to-wafer) 混合键合更成熟。EV Group 首席技术官 Thomas Uhrmann 表示：“芯片到晶圆的对齐要复杂得多，因为您要管理芯片四个角的位置，而不是两个晶圆的整体位置。”晶圆对晶圆键合最常用于将像素阵列键合到相机图像传感器中的底层芯片。“混合键合在 2010 年改变了图像传感器的游戏规则。长江存储是第一家做混合键合的 NAND 供应商。事实上，今天大多数进行混合键合的 NAND 闪存公司首先在图像传感器中有过混合键合的经验。”他补充道。

Pitch Bandwidth (rel.)

- MCM ~130μm
- 2.5D ~40μm 0.01
- 3D SiC ~20μm 1
- 3D SoC 8μm → 2μm 100-200
- 3D IC <2μm >100x

Adaptive patterning for high density RDL (2μm L/S)
EVG Lithoscale

3D SoC using known good die with <10μm pitch
D2W Fusion & Hybrid Bond

3D SoC and 3D IC with lower than 2μm pitch req.
W2W Fusion & Hybrid Bond

Amphenol
SFF-TA-1002 ExtremePort™ Z-Link 连接器
可实现 56 Gb/s PAM4 信号传输

Digi-Key Electronics
得捷电子 授权分销商

立即获取现货！ [了解详情](#)

Fig. 2: Interconnect pitch and bandwidth for different levels of integration.
Source: EV Group

混合键合的关键工艺步骤包括电镀 (ECD: electroplating)、CMP、等离子活化 (plasma activation)、对准、键合、分割和激光。尽管这些工具已经成熟，例如，用于制造双层倒置互连和倒装芯片键合，但需要完善这些工艺以满足混合键合的需求，其中包括 <100 纳米的对准精度、芯片到晶圆键合以及新工具的洁度达到新水平，具有 0.5 纳米 RMS 相糙度的出色 CMP 平面度以及用于实现最佳键合的电镀。

虽然晶圆厂正在研究几乎完成的端子和互键合，但芯片制造商已经期待在晶圆级使用混合键合，例如，在硅上组合 GaN。

“当你开始达到使用混合键合来组合晶圆的地步时，这会变得非常有趣，因为现在你所处的间距比我们在寻找的封装要紧密得多。”行业分析师 Dean Freeman 说，“**圣邦**和其他公司已经领先了将 GaN 与硅相结合的工作，这非常有趣，这是 **RF** 在混合设备中的一个很好的机会。因为现在，您已经将逻辑与 GaN 的速度相结合——或者最终是碳化硅，甚至可能是一种新材料——将其通常方面的工作纳入太赫兹波长范围，然后开始将毫米波从我们目前的 **Si** 技术所获得的水中吹出来。”

先进封装

从 SoC 到多芯片封装和系统的重大转变实得性能、功耗和成本指标从芯片转移到系统。“性能问题不再只是芯片问题，”Freeman 说，“关于我们如何堆叠这些小芯片以及我们如何设法散热的问题现在已进入对称阶段？”**兆芯**和原始设备制造商们将关注点。

异构集成是指在不同器件技术上的集成，例如光学与逻辑、2.5D 微处理器和 HBM 的封装，以及可以肯定的存储器、逻辑、高带宽内存、所需的 3D-IC 就是典型范例。UMC 技术开发副总裁 Steven Hsu 表示：“这对于通过增强性能、降低功耗要求和提高成本效益将新兴应用带入主流至关重要。”

Amkor 高级封装和技术副总裁 Mike Kelly 表示，2.5D 和 3D 集成将扩展到所有 **半导体** 应用。“然而，低成本应用和高性能市场之间的挑战将有所不同。低成本应用将需要创新才能实现大批量生产。”

“向小芯片的过渡意味着这些小芯片之间的扁带连接，这是先进封装的驱动力，高带宽和小芯片尺寸需要高信号传输速率，通常还需要直接接口线，”Kelly 说。“后者对凸点间距的更小的小芯片凸点施加了相当大的压力。反过来又需要更新的设备来实现 die 和凸点之间的良好对准，高精度包装，同时保持两者对齐非常重要。”他补充说，高精度需要业界不断推动 **WLP** 材料的发展。

当公司通常不开放共享有关其芯片的数据时，如何组装包含来自不同制造商的小芯片的多芯片封装的小芯片问题可能会通过整个行业中涌现的联盟来解决。Promex Industries 工程副总裁 Chip Greely 说：“这将是一些大公司，然后他们将推动某种类型的平台或联盟，他们将共同完成这项工作。”“然后其他人会看到外面看看说，‘我怎么过去？’我想想了三个这样的联盟，然后最强大的公司将在里面接管，但在那期间，你有了 chiplet 的想法。它当然可以非常实用，借助倒装芯片，我们可以轻松地将许多芯片放入同一基板，并与金属 **WLD** 放置在一起以连接所有接口，因为粗略的基本原理——芯片贴装、倒装芯片和互键合——没有改变。”

前键合和后键合之间的界限不像以前那样清晰。“**FEOL** 和 **BEOL** 之间的传统界限正在变得模糊，因为 3D 封装、**W2W/C2W** 键合以及芯片间互连封装密度的持续缩小将继续受到关注。”UMC 的 Hsu 说。“这意味着 **FEOL** 和 **BEOL** 将在这些竞争激烈的领域展开正面竞争，事实上我们已经看到代工厂逐渐扩展他们的阵容以包括传统的 **OSAT** 功能，特别是在先进的产品领域。从长远来看，**FEOL** 和 **BEOL** 的融合或将实现高性能系统的必要条件，这将对未来的行业格局产生影响。”

APSL 的首席技术官兼国际半导体与器件路线图 (IRDS) 封装集成部分的主席 Dev Gupta 警告说，封装趋势的任何技术预测都应该反映过去获得的知识。“当今先进封装中使用的所有技术中，约有三分之二由摩托罗拉和英特尔几十年前发明的。”Gupta 提出了碳纤维凸点倒装芯片和有机无机基板，他拥有这份专利。“1995 年，热压键合用于 **WLD** 中 GaAs RF 模块的机器人组装，1998 年，有机基板进入大批量生产，无机有机基板于 2002 年投入使用，用于服务器。”

Gupta 强调，用于高性能计算的先进封装的目标一直是尽量减少主要来自寄生电容以及电阻和电感的封装损失。“应该寻求新的方向，以尽量减少对机械应力和可靠性的影响。”他说。

在最近的 IEDM 会议上，ASE 工程和技术营销总监 Li Hong Cao 研究了提出堆叠封装 (**FOPoP**)、FO 基板上芯片和 **FOCoS** 片的不同分布市场。对于高密度裸片间连接，桥接裸片使 0.8µm L/S 能够在裸片之间进行通信，特别是在移动封装、高性价比计算和 A/UML 中，另一方面，她强调了 **FOPoP** 作为未来型高密度集成的尖端平台的持续有用性——适用于应用处理器、移动封装 **无线** 和共同封装的射频光子应用，该基板消除了寄生电容并使裸片外形更薄。

崩出型封装中最大的制造挑战包括模具 (mold) 和翘曲 (warpage) 后的 die shift。翘曲是由于材料之间的膨胀系数不匹配引起的。Amkor 有多达 6 个分布广泛的凸点 FO 方法。Kelly 说有需求需要超过 6 层，但他表示实际 RDL 线和空间从今天的 2µm 到 0.5 到 0.8µm 范围。“虽然亚微米所需的光刻技术已经存在了几十年，但可能需要为能够处理高翘曲的封装应用而设计更新版本的光刻设备。”他说。

在过去几年，硅中介层可能会被有机中介层取代。“尽管它们在先进封装中不足，但由于成本（耐用性和）和高通量封装相关的原因，带有 Cu TSV 的 Si 中介层将逐渐被有机中介层取代。随着时间的推移，有机中介层的最小可用特征尺寸将被驱动到底 1µm 的线和空间，”Kelly 说。

随着行业越来越多地采用更大的晶圆，Kelly 还看到了 200 毫米晶圆背面研磨和 **SiC** 晶圆切割设备的需求。“该行业的大部分晶圆凸块产能都在 200 毫米和 300 毫米晶圆上。在最近在 200 毫米晶圆上引入 **SiC** 之前，要获得带有倒装芯片凸点的 150 毫米晶圆非常困难。”他说。

最后，业界继续逐步改进芯片封装和散热器之间使用的热界面材料 (TIM) 的导热性。但这些材料的导热性并不理想。半导体器件大约 90% 的热量从顶部散发，**TIM** 是位于晶圆底部的材料，具有固体润滑剂 (氧化铝或钢)。根据颗粒负载增加的导热率。然而，Amkor 的 Kelly 指出，这些材料的限制在 **FCBGA** 中通常限制在 10W/mK。他补充说，业界正在评估基于石墨的 **TIM**，“金属 **TIM** 和铜片虽然已在封装中使用多年，但正在渗透更广泛的细分市场，在这些细分市场中，石墨近年来才受到关注。”

随着业界越来越多地采用新的互连材料、背面供电、混合键合和先进封装，人们将对这些工具的制造细节有更多的了解。在任何所有途径之后，将对铜互连进行小幅改进，例如去除铜障膜中通孔底部的 **TaN** 壁垒，尤其是在新的集成方案带来重大挑战的情况下。

编辑：黄飞